• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    產生維持脈衝寬度調變(PWM)資料集之同調而無論使用者或系統事件如何之多相位、頻率同調PWM信號。藉由添加資料緩衝器以在自一處理器之一資料集更新期間保持並傳送新PWM資料來達成PWM資料集之同調。在至該等資料緩衝器之資料集傳送完成之後且當下一PWM循環即將開始時，及時將儲存於該等資料緩衝器中之該資料集傳送至作用PWM暫存器以使該下一PWM循環開始。
    公开号:TW201320606A
    申请号:TW101130565
    申请日:2012-08-23
    公开日:2013-05-16
    发明作者:Bryan Kris
    申请人:Microchip Tech Inc；
    IPC主号:H03K7-00
    专利说明:
    維持脈衝寬度調變資料集之同調
    本發明一般而言係關於脈衝寬度調變(PWM)信號之產生，且更特定而言係關於維持PWM資料集之同調。
    由於數位切換器模式電力供應器(SMPS)電力轉換應用變得越來越精細，因此用於一應用中之PWM輸出之數目正快速增加。此外，定義每一PWM輸出信號之參數正增加且現在包含工作循環、週期、相位偏移及空載時間。此外，所有此資料更新所需之速率正增加。最終結果係必須在一有限時間量中計算極大數目個資料值且將該等資料值自處理器傳送至PWM周邊設備。因此，存在一如下問題：確保在下一PWM循環開始之前將定義一PWM信號資料集之所有所需資料傳送至PWM控制器中正變得更困難。若資料超出一PWM循環邊界傳送，則PWM模組之行為可變得不可預測。
    因此，需要一種用以產生維持PWM資料集之同調而無論使用者或系統事件如何之多相位、頻率同調脈衝寬度調變(PWM)信號之方式。根據本發明之教示，藉由添加資料緩衝器以在自一數位處理器傳送一資料集期間保持並傳送新PWM資料來達成PWM資料集之同調。在至資料緩衝器之資料集傳送完成之後且當下一PWM循環即將開始時，及時將儲存於資料緩衝器中之資料集傳送至作用PWM暫存器以使下一PWM循環開始。
    一正反器與相關聯邏輯控制PWM資料自資料緩衝器至作用PWM資料暫存器(例如，週期、工作循環、相位偏移等)之傳送。當處理器已傳送所有資料時，由應用程式軟體設定正反器。在處理器已設定正反器之後，且當新PWM循環之開始即將開始時，透過一「及」閘啟用正反器之設定輸出以命令資料集自資料緩衝器至作用PWM暫存器之傳送。一旦完成實際資料集傳送，便清空正反器。
    根據本發明之一特定實例性實施例，一種用於產生與一主時基(300)同步且維持PWM資料集之同調之一經相移PWM信號(350)之脈衝寬度調變(PWM)產生器(302)包括：一工作循環暫存器(310)，其儲存一工作循環值；一工作循環計數器(314)，其具有耦合至產生複數個時脈脈衝之一時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器(312)，其耦合至該工作循環暫存器(310)及該工作循環計數器(314)，其中該工作循環比較器(312)比較該工作循環計數值與該工作循環值且當該工作循環計數值小於或等於該工作循環值時產生一PWM信號(350)；一相位偏移暫存器(316)，其儲存一相位偏移值且耦合至該工作循環計數器(314)，其中當依據一主時基(300)確證一PWM循環開始信號(348)時，將該相位偏移值載入至該工作循環計數器(314)中以變成一新工作循環計數值；一工作循環緩衝器暫存器(320)，其耦合至該工作循環暫存器(310)，其中該工作循環緩衝器暫存器(320)儲存一新工作循環值；一相位偏移緩衝器暫存器(318)，其耦合至該相位偏移暫存器(316)，其中該相位偏移緩衝器暫存器(318)儲存一新相位偏移值；及邏輯，其用於在即將開始下一PWM循環之前產生一新資料集信號(332)；其中當確證新資料集信號(332)時，該新工作循環值替換該工作循環值且該新相位偏移值替換該相位偏移值。
    根據本發明之另一特定實例性實施例，一種用於產生與一主時基(300)同步且維持PWM資料集之同調之複數個脈衝寬度調變(PWM)信號(350)之系統包括：一主時基產生器(300)，其中該主時基產生器(300)包括：一主週期暫存器(304)，其儲存一主週期值；一主週期計數器(308)，其具有耦合至產生複數個時脈脈衝之一時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一主計數值；一主週期比較器(306)，其耦合至該主週期暫存器(304)及該主週期計數器(308)，其中該主週期比較器(306)比較該主計數值與該主週期值，當該主計數值等於或大於該主週期值時產生一PWM循環開始信號(348)，且然後將該主週期計數器(308)中之該主計數值重設為零；及複數個PWM產生器(302)，其用於產生與該PWM循環開始信號(348)同步且維持PWM資料集之同調之複數個PWM信號(350)，該複數個PWM產生器(302)中之每一者包括：一工作循環暫存器(310)，其儲存一工作循環值；一工作循環計數器(314)，其具有耦合至該時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器(312)，其耦合至該工作循環暫存器(310)及該工作循環計數器(314)，其中該工作循環比較器(312)比較該工作循環計數值與該工作循環值且當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關PWM信號(350)；一相位偏移暫存器(316)，其儲存一相位偏移值且耦合至該工作循環計數器(314)，其中當依據該主時基(300)確證該PWM循環開始信號(348)時，將該相位偏移值載入至該工作循環計數器(314)中以變成一新工作循環計數值；一工作循環緩衝器暫存器(320)，其耦合至該工作循環暫存器(310)，其中該工作循環緩衝器暫存器(320)儲存一新工作循環值；一相位偏移緩衝器暫存器(318)，其耦合至該相位偏移暫存器(316)，其中該相位偏移緩衝器暫存器(318)儲存一新相位偏移值；一主週期緩衝器暫存器(322)，其耦合至該主週期暫存器(304)，其中該主週期緩衝器暫存器(322)儲存一新主週期值；及邏輯，其用於在即將開始下一PWM循環之前產生一新資料集信號(332)；其中當確證該新資料集信號(332)時，在主週期暫存器(304)中該新主週期值替換該主週期值，且在該複數個PWM產生器(302)中之每一者中該新工作循環值替換該工作循環值且該新相位偏移值替換該相位偏移值。
    根據本發明之又一特定實例性實施例，一種用於產生與一主時基同步且維持PWM資料集之同調之複數個脈衝寬度調變(PWM)信號之方法，該方法包括以下步驟：將一主週期值儲存於一主週期暫存器(304)中；針對由一主週期計數器(308)接收之每一時脈脈衝遞增該主週期計數器(308)中之一主計數值；藉助一主週期比較器(306)比較該主計數值與該主週期值；當該主計數值等於或大於該主週期值時，產生一PWM循環開始信號且然後將該主計數值重設為零；使複數個PWM產生器(302)與該PWM循環開始信號同步，其中該複數個PWM產生器(302)中之每一者產生與該PWM循環開始信號同步且維持PWM資料集之同調之一PWM信號，該複數個PWM產生器(302)中之每一者之操作包括以下步驟：將一工作循環值儲存於一工作循環暫存器(310)中；針對由一工作循環計數器(314)接收之每一時脈脈衝遞增該工作循環計數器(314)中之一工作循環計數值；藉助一工作循環比較器(312)比較該工作循環計數值與該工作循環值；當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關PWM信號；將一相位偏移值儲存於一相位偏移暫存器(316)中；在接收到該PWM循環開始信號後旋即將該相位偏移值載入至該工作循環計數器(314)中，其中該經載入相位偏移值變成一新工作循環計數值；將一新工作循環值儲存於一工作循環緩衝器暫存器(320)中；將一新相位偏移值儲存於一相位偏移緩衝器暫存器(318)中；將一新主週期值儲存於一主週期緩衝器暫存器(322)中；在即將開始下一PWM循環之前產生一新資料集信號；當確證該新資料集信號時，在該複數個PWM產生器(302)中之每一者中用該新工作循環值替換該工作循環值且用該新相位偏移值替換該相位偏移值；及當確證該新資料集信號時，用該新主週期值替換該主週期值。
    可藉由結合隨附圖式一起參考以下說明來獲得對本發明之一更完整理解。
    儘管易於對本發明作出各種修改及替代形式，但已在圖式中展示並在本文中詳細闡述了本發明之特定實例性實施例。然而，應理解，本文中對特定實例性實施例之說明不意欲將本發明限於本文中所揭示之特定形式，而是相反，本發明欲涵蓋如由隨附申請專利範圍所定義之所有修改及等效形式。
    現在參考圖式，其示意性地圖解說明實例性實施例之細節。在圖式中，相似元件將由相似編號表示，且類似元件將由具有一不同小寫字母後置字之相似編號表示。
    參考圖1，其繪示一典型脈衝寬度調變(PWM)產生器電路。PWM產生器電路101包括一計時器/計數器102、一週期暫存器104、一比較器106及一工作循環暫存器108。計時器/計數器102自零正數計數直至根據比較器106所判定其達到由週期暫存器104規定之一值為止。週期暫存器104含有表示判定PWM週期之最大計數器值之一使用者所規定值。當計時器/計數器102匹配週期暫存器104中之值時，藉由來自比較器106之一重設信號清除計時器/計數器102，且循環重複。工作循環暫存器108儲存使用者所規定工作循環值。每當計時器/計數器102值小於儲存於工作循環暫存器108中之工作循環值時，確證(驅動為高)一PWM輸出信號120。當計時器/計數器102值等於或大於儲存於工作循環暫存器108中之工作循環值時，撤銷確證(驅動為低)PWM輸出信號120。
    參考圖2，其繪示一多相位PWM信號產生電路之一示意性方塊圖，該多相位PWM信號產生電路具有一主時基且用於產生在PWM信號中之每一者之間具有相位偏移之同步PWM信號群組。多相位PWM產生電路包括一主時基200及複數個PWM產生器101。主時基200包括控制來自PWM產生器101a至101n之PWM信號中之每一者之週期之一週期暫存器204、週期比較器206及一週期計數器202。PWM產生器101中之每一者包括用以判定來自PWM產生器101中之每一者之各別PWM輸出信號之相位偏移之一相位偏移暫存器212。PWM週期暫存器204、工作循環暫存器108及相位偏移暫存器212分別經程式化為針對PWM產生器101中之每一者獲得一所期望操作頻率(週期)、工作循環及相位偏移所需之值。本端工作循環計數器102藉由來自週期比較器206之一PWM循環開始信號248而與主時基200同步。如由週期暫存器204之內容所判定，個別PWM信號輸出150可在相位(由各別相位偏移暫存器212判定)上不同但不在頻率(週期)上不同。為示意性方塊圖之簡化起見，未展示至工作循環計數器102之時脈輸入。
    參考圖3，其繪示根據本發明之一特定實例性實施例之一多相位PWM信號產生電路之一示意性方塊圖，該多相位PWM信號產生電路具有資料緩衝器及相關聯控制邏輯，用以在其之一改變期間且及時維持PWM資料集之同調以使下一PWM循環開始。一主時基300包括控制來自PWM產生器302a至302n之PWM信號中之每一者之週期之一週期暫存器304、週期比較器306及一週期計數器308。一週期緩衝器暫存器322添加至主時基300且耦合至週期暫存器304。週期緩衝器暫存器322針對PWM週期儲存一新週期值，且當在相位偏移暫存器316之載入輸入處確證一載入新資料集信號332時，彼新週期值傳送至週期暫存器304。
    PWM產生器電路302中之每一者包括用以判定來自PWM產生器302中之每一者之一各別PWM輸出350之相位偏移之一相位偏移暫存器316。工作循環暫存器310及相位偏移PWM暫存器316分別經程式化為針對PWM輸出350中之每一者獲得一所期望工作循環及相位偏移所需之值。工作循環計數器314藉由來自週期比較器306之一PWM循環開始信號348而與主時基300同步。如由週期暫存器304之內容所判定，個別PWM信號輸出150可在相位(由各別相位偏移暫存器316判定)上不同但不在頻率(週期)上不同。一工作循環緩衝器暫存器320及一相位偏移緩衝器暫存器318添加至PWM產生器302中之每一者，且分別耦合至工作循環暫存器310及相位偏移暫存器316。工作循環緩衝器暫存器320針對PWM工作循環儲存一新工作循環值，且當在工作循環暫存器310之載入輸入處確證載入新資料集信號332時，彼新工作循環值傳送至工作循環暫存器310。相位偏移緩衝器暫存器318針對PWM相位偏移儲存一新相位偏移值，且當在工作循環暫存器310之載入輸入處確證載入新資料集信號332時，彼新相位偏移值傳送至相位偏移暫存器316。
    一正反器324與相關聯邏輯(例如，「及」閘326及330以及反相器328)可用以產生控制將PWM資料集自緩衝器暫存器322、320及318分別傳送至作用PWM暫存器304、310及316(週期、工作循環、相位偏移)之載入新資料集信號332。本發明涵蓋且在本發明之範疇內，可使用其他邏輯功能組合來產生載入新資料集信號332，且設計數位邏輯電路且受益於本發明之熟習此項技術者將容易地理解如何如此進行。當緩衝器暫存器載入完成信號336處於一邏輯低時，重設正反器324(亦即，Q輸出處於一邏輯低)，且載入新資料集信號332保持處於一邏輯低。當緩衝器暫存器載入完成信號336處於一邏輯高(表示正載入至緩衝器暫存器322、320及318中之一新資料集之完成)時，在下一時脈脈衝上設定正反器324(亦即，Q輸出處於一邏輯高)，然而，載入新資料集信號332保持處於一邏輯低。直至一新PWM循環即將開始時才在一邏輯高處確證開始新PWM循環信號334，藉此致使「及」閘330在一邏輯高處確證載入新資料集信號332。當載入新資料集信號332變成一邏輯高時，將新PWM資料集自緩衝器暫存器322、320及318分別傳送至作用PWM暫存器304、310及316(週期、工作循環及相位偏移)，且在下一時脈脈衝處重設(在其D輸入處之邏輯低)正反器324。可藉由監視週期計數器308中之計數值來判定何時確證開始新PWM循環信號334。另一選擇係，可使用載入新資料集信號332之邏輯狀態來產生新PWM循環信號334之確證，例如，當在緩衝器暫存器322、320及318中存在可用之一新PWM資料集時，在實質上同一時間載入週期暫存器304、工作循環暫存器310及相位偏移暫存器316。為示意性方塊圖之簡化起見，未展示至計數器314之時脈輸入。
    參考圖4，其繪示根據本發明之教示之耦合至一數位處理器之圖3之多相位PWM信號產生電路之一示意性方塊圖。一數位處理器與記憶體450可將新PWM資料集發送至緩衝器暫存器322、320及318，產生資料集載入完成信號336及開始新PWM循環信號334。可藉由在數位處理器450中運行之應用程式軟體起始資料集載入完成信號336及開始新PWM循環信號334。可由數位處理器與記憶體450經由信號匯流排454監視主時基300之狀態(例如，計數器308中之週期值)以用於判定新PWM循環何時即將開始。一時脈452可具有用於驅動主時基300、數位處理器與記憶體450以及PWM產生器302之至少一個時脈輸出。為示意性方塊圖之簡化起見，未展示至計數器314之時脈輸入。數位處理器可係(舉例而言但不限於)一微控制器、一微處理器、一數位信號處理器(DSP)等，且可係一單獨積體電路或包括本文中上文所闡述之PWM產生電路之相同積體電路之部分。
    儘管已參考本發明之實例性實施例繪示、闡述及定義了本發明之實施例，但此等參考不暗示對本發明之一限制，且不應推斷出存在此限制。所揭示之標的物能夠在形式及功能上具有大量修改、變更及等效形式，熟習相關技術且受益於本發明之技術者將聯想到此等修改、變更及等效形式。本發明之所繪示及所闡述實施例僅係實例，且並非對本發明之範疇之窮盡性說明。
    101‧‧‧脈衝寬度調變產生器電路/脈衝寬度調變產生器
    102‧‧‧計時器/計數器/本端工作循環計數器/工作循環計數器
    104‧‧‧週期暫存器
    106‧‧‧比較器
    108‧‧‧工作循環暫存器
    150‧‧‧脈衝寬度調變信號輸出
    clk‧‧‧時脈
    reset‧‧‧重設
    load‧‧‧載入
    200‧‧‧主時基
    202‧‧‧週期計數器
    204‧‧‧週期暫存器/脈衝寬度調變週期暫存器
    206‧‧‧週期比較器
    248‧‧‧脈衝寬度調變循環開始信號
    101a-101n‧‧‧脈衝寬度調變產生器
    102a-102n‧‧‧計時器/計數器/本端工作循環計數器/工作循環計數器
    108a-108n‧‧‧工作循環暫存器
    212a-212n‧‧‧相位偏移暫存器
    150a-150n‧‧‧脈衝寬度調變信號輸出
    300‧‧‧主時基/主時基產生器
    322‧‧‧主週期緩衝器暫存器/週期緩衝器暫存器/緩衝器暫存器
    304‧‧‧週期暫存器/主週期暫存器/作用脈衝寬度調變暫存器
    306‧‧‧週期比較器/主週期比較器
    308‧‧‧週期計數器/主週期計數器/計數器
    348‧‧‧脈衝寬度調變循環開始信號
    324‧‧‧正反器/D正反器
    326‧‧‧「及」閘/第一「及」閘
    328‧‧‧反相器
    330‧‧‧「及」閘/第二「及」閘
    332‧‧‧新資料集信號/載入新資料集信號
    334‧‧‧開始新脈衝寬度調變循環信號
    336‧‧‧資料集載入完成信號/緩衝器暫存器載入完成信號
    302a-302n‧‧‧脈衝寬度調變產生器
    310a-310n‧‧‧工作循環暫存器/作用脈衝寬度調變暫存器
    312a‧‧‧工作循環比較器
    314a-314n‧‧‧工作循環計數器/計數器
    316a-316n‧‧‧相位偏移暫存器/相位偏移脈衝寬度調變暫存器/作用脈衝寬度調變暫存器
    318a-318n‧‧‧相位偏移緩衝器暫存器/緩衝器暫存器
    320a-320n‧‧‧工作循環緩衝器暫存器/緩衝器暫存器
    350a-350n‧‧‧經相移脈衝寬度調變信號/脈衝寬度調變信號/相位偏移相關脈衝寬度調變信號/脈衝寬度調變輸出
    450‧‧‧數位處理器與記憶體/數位處理器
    452‧‧‧時脈
    454‧‧‧信號匯流排
    圖1圖解說明一典型脈衝寬度調變(PWM)產生器電路；圖2圖解說明一多相位PWM信號產生電路之一示意性方塊圖，該多相位PWM信號產生電路具有一主時基且用於產生在PWM信號中之每一者之間具有相位偏移之同步PWM信號群組；圖3圖解說明根據本發明之一特定實例性實施例之一多相位PWM信號產生電路之一示意性方塊圖，該多相位PWM信號產生電路具有用以在其之一改變期間且及時維持PWM資料集之同調以使下一PWM循環開始之資料緩衝器及相關聯控制邏輯；及圖4圖解說明根據本發明之教示之耦合至一數位處理器之圖3之多相位PWM信號產生電路之一示意性方塊圖。
    300‧‧‧主時基/主時基產生器
    322‧‧‧主週期緩衝器暫存器/週期緩衝器暫存器/緩衝器暫存器
    304‧‧‧週期暫存器/主週期暫存器/作用脈衝寬度調變暫存器
    306‧‧‧週期比較器/主週期比較器
    308‧‧‧週期計數器/主週期計數器/計數器
    348‧‧‧脈衝寬度調變循環開始信號
    324‧‧‧正反器/D正反器
    326‧‧‧「及」閘/第一「及」閘
    328‧‧‧反相器
    330‧‧‧「及」閘/第二「及」閘
    332‧‧‧新資料集信號/載入新資料集信號
    334‧‧‧開始新脈衝寬度調變循環信號
    336‧‧‧資料集載入完成信號/緩衝器暫存器載入完成信號
    302a-302n‧‧‧脈衝寬度調變產生器
    310a-310n‧‧‧工作循環暫存器/作用脈衝寬度調變暫存器
    312a‧‧‧工作循環比較器
    314a-314n‧‧‧工作循環計數器/計數器
    316a-316n‧‧‧相位偏移暫存器/相位偏移脈衝寬度調變暫存器/作用脈衝寬度調變暫存器
    318a-318n‧‧‧相位偏移緩衝器暫存器/緩衝器暫存器
    320a-320n‧‧‧工作循環緩衝器暫存器/緩衝器暫存器
    350a-350n‧‧‧經相移脈衝寬度調變信號/脈衝寬度調變信號/相位偏移相關脈衝寬度調變信號/脈衝寬度調變輸出
    clk‧‧‧時脈
    load‧‧‧載入
    权利要求:
    Claims (20)
    [1] 一種用於產生與一主時基(300)同步且維持PWM資料集之同調之一經相移PWM信號(350)之脈衝寬度調變(PWM)產生器(302)，其包括：一工作循環暫存器(310)，其儲存一工作循環值；一工作循環計數器(314)，其具有耦合至產生複數個時脈脈衝之一時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器(312)，其耦合至該工作循環暫存器(310)及該工作循環計數器(314)，其中該工作循環比較器(312)比較該工作循環計數值與該工作循環值且當該工作循環計數值小於或等於該工作循環值時產生一PWM信號(350)；一相位偏移暫存器(316)，其儲存一相位偏移值且耦合至該工作循環計數器(314)，其中當依據一主時基(300)確證一PWM循環開始信號(348)時，將該相位偏移值載入至該工作循環計數器(314)中以變成一新工作循環計數值；一工作循環緩衝器暫存器(320)，其耦合至該工作循環暫存器(310)，其中該工作循環緩衝器暫存器(320)儲存一新工作循環值；一相位偏移緩衝器暫存器(318)，其耦合至該相位偏移暫存器(316)，其中該相位偏移緩衝器暫存器(318)儲存一新相位偏移值；及邏輯，其用於在即將開始下一PWM循環之前產生一新資料集信號(332)；其中當確證該新資料集信號(332)時，該新工作循環值替換該工作循環值且該新相位偏移值替換該相位偏移值。
    [2] 如請求項1之PWM產生器，其中當依據該主時基(300)確證該PWM循環開始信號(348)時，確證該新資料集信號(332)。
    [3] 如請求項1之PWM產生器，其中用於產生一新資料集信號(332)之該邏輯包括：一第一「及」閘(326)，其具有第一及第二輸入及一輸出，該第一輸入耦合至一資料集載入完成信號(336)；一D正反器(324)，其具有耦合至該時脈之一時脈輸入及耦合至該第一「及」閘(326)之該輸出之一D輸入；一第二「及」閘(330)，其具有耦合至該D正反器(324)之一Q輸出之一第一輸入、耦合至一開始新PWM循環信號(334)之一第二輸入及用於產生該新資料集信號(332)之一輸出；及一反相器，其具有耦合至該第二「及」閘(330)之該輸出之一輸入及耦合至該第一「及」閘(326)之該第二輸入之一輸出；其中當確證該資料集載入完成信號(336)及該開始新PWM循環信號(334)兩者時，確證該新資料集信號(332)。
    [4] 如請求項3之PWM產生器，其進一步包括用於監視該主時基(300)且產生該資料集載入完成信號(336)及該開始新PWM循環信號(334)之一數位處理器與記憶體(450)。
    [5] 如請求項4之PWM產生器，其中該數位處理器係一微控制器。
    [6] 如請求項4之PWM產生器，其中該數位處理器係一微處理器。
    [7] 如請求項4之PWM產生器，其中該數位處理器係一數位信號處理器(DSP)。
    [8] 一種用於產生與一主時基(300)同步且維持PWM資料集之同調之複數個脈衝寬度調變(PWM)信號(350)之系統，該系統包括：一主時基產生器(300)，其中該主時基產生器(300)包括：一主週期暫存器(304)，其儲存一主週期值；一主週期計數器(308)，其具有耦合至產生複數個時脈脈衝之一時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一主計數值；一主週期比較器(306)，其耦合至該主週期暫存器(304)及該主週期計數器(308)，其中該主週期比較器(306)比較該主計數值與該主週期值，當該主計數值等於或大於該主週期值時產生一PWM循環開始信號(348)，且然後將該主週期計數器(308)中之該主計數值重設為零；及複數個PWM產生器(302)，其用於產生與該PWM循環開始信號(348)同步且維持PWM資料集之同調之複數個PWM信號(350)，該複數個PWM產生器(302)中之每一者包括：一工作循環暫存器(310)，其儲存一工作循環值；一工作循環計數器(314)，其具有耦合至該時脈之一時脈輸入且針對該複數個所接收時脈脈衝中之每一者遞增一工作循環計數值；一工作循環比較器(312)，其耦合至該工作循環暫存器(310)及該工作循環計數器(314)，其中該工作循環比較器(312)比較該工作循環計數值與該工作循環值且當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關PWM信號(350)；一相位偏移暫存器(316)，其儲存一相位偏移值且耦合至該工作循環計數器(314)，其中當依據該主時基(300)確證該PWM循環開始信號(348)時，將該相位偏移值載入至該工作循環計數器(314)中以變成一新工作循環計數值；一工作循環緩衝器暫存器(320)，其耦合至該工作循環暫存器(310)，其中該工作循環緩衝器暫存器(320)儲存一新工作循環值；一相位偏移緩衝器暫存器(318)，其耦合至該相位偏移暫存器(316)，其中該相位偏移緩衝器暫存器(318)儲存一新相位偏移值；一主週期緩衝器暫存器(322)，其耦合至該主週期暫存器(304)，其中該主週期緩衝器暫存器(322)儲存一新主週期值；及邏輯，其用於在即將開始下一PWM循環之前產生一新資料集信號(332)；其中當確證該新資料集信號(332)時，在該主週期暫存器(304)中該新主週期值替換該主週期值，且在該複數個PWM產生器(302)中之每一者中該新工作循環值替換該工作循環值且該新相位偏移值替換該相位偏移值。
    [9] 如請求項8之系統，其中當依據該主時基(300)確證該PWM循環開始信號(348)時，確證該新資料集信號(332)。
    [10] 如請求項8之系統，其中用於產生一新資料集信號(332)之該邏輯包括：一第一「及」閘(326)，其具有第一及第二輸入及一輸出，該第一輸入耦合至一資料集載入完成信號(336)；一D正反器(324)，其具有耦合至該時脈之一時脈輸入及耦合至該第一「及」閘(326)之該輸出之一D輸入；一第二「及」閘(330)，其具有耦合至該D正反器(324)之一Q輸出之一第一輸入、耦合至一開始新PWM循環信號(334)之一第二輸入及用於產生該新資料集信號(332)之一輸出；及一反相器，其具有耦合至該第二「及」閘(330)之該輸出之一輸入及耦合至該第一「及」閘(326)之該第二輸入之一輸出；其中當確證該資料集載入完成信號(336)及該開始新PWM循環信號(334)兩者時，確證該新資料集信號(332)。
    [11] 如請求項10之系統，其進一步包括用於監視該主時基(300)且產生該資料集載入完成信號(336)及該開始新PWM循環信號(334)之一數位處理器與記憶體(450)。
    [12] 如請求項11之系統，其中該數位處理器係一微控制器。
    [13] 如請求項11之系統，其中該數位處理器係一微處理器。
    [14] 如請求項11之系統，其中該數位處理器係一數位信號處理器(DSP)。
    [15] 一種用於產生與一主時基同步且維持PWM資料集之同調之複數個脈衝寬度調變(PWM)信號之方法，該方法包括以下步驟：將一主週期值儲存於一主週期暫存器(304)中；針對由一主週期計數器(308)接收之每一時脈脈衝遞增該主週期計數器(308)中之一主計數值；藉助一主週期比較器(306)比較該主計數值與該主週期值；當該主計數值等於或大於該主週期值時，產生一PWM循環開始信號且然後將該主計數值重設為零；使複數個PWM產生器(302)與該PWM循環開始信號同步，其中該複數個PWM產生器(302)中之每一者產生與該PWM循環開始信號同步且維持PWM資料集之同調之一PWM信號，該複數個PWM產生器(302)中之每一者之操作包括以下步驟：將一工作循環值儲存於一工作循環暫存器(310)中；針對由一工作循環計數器(314)接收之每一時脈脈衝遞增該工作循環計數器(314)中之一工作循環計數值；藉助一工作循環比較器(312)比較該工作循環計數值與該工作循環值；當該工作循環計數值小於或等於該工作循環值時產生一相位偏移相關PWM信號；將一相位偏移值儲存於一相位偏移暫存器(316)中；在接收到該PWM循環開始信號後旋即將該相位偏移值載入至該工作循環計數器(314)中，其中該經載入相位偏移值變成一新工作循環計數值；將一新工作循環值儲存於一工作循環緩衝器暫存器(320)中；將一新相位偏移值儲存於一相位偏移緩衝器暫存器(318)中；將一新主週期值儲存於一主週期緩衝器暫存器(322)中；在即將開始下一PWM循環之前產生一新資料集信號；當確證該新資料集信號時，在該複數個PWM產生器(302)中之每一者中用該新工作循環值替換該工作循環值且用該新相位偏移值替換該相位偏移值；及當確證該新資料集信號時，用該新主週期值替換該主週期值。
    [16] 如請求項15之方法，其中產生該新資料集信號之該步驟包括以下步驟：自產生該PWM循環開始信號之該步驟產生該新資料集信號。
    [17] 如請求項15之方法，其進一步包括一數位處理器以用於提供以下步驟：將該新主週期值儲存於該主週期緩衝器暫存器(322)中；將該新工作循環值儲存於該工作循環緩衝器暫存器(320)中；將該新相位偏移值儲存於該相位偏移緩衝器暫存器(318)中；及產生該新資料集信號。
    [18] 如請求項17之方法，其中該數位處理器係一微控制器。
    [19] 如請求項17之方法，其中該數位處理器係一微處理器。
    [20] 如請求項17之方法，其中該數位處理器係一數位信號處理器(DSP)。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI551052B|2016-09-21|維持脈衝寬度調變資料集之同調
    TWI479805B|2015-04-01|外部同步多相位脈波寬度調變訊號
    TWI571060B|2017-02-11|重覆單一循環脈衝寬度調變之產生
    TWI440311B|2014-06-01|允許脈寬調變值之立即更新
    TWI556583B|2016-11-01|同步多頻率脈衝寬度調變產生器
    TW201206080A|2012-02-01|Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers
    TW201320608A|2013-05-16|與可變頻率成比例之多相位脈衝寬度調變之產生
    TWI577114B|2017-04-01|脈衝寬度調變產生器及用於產生具有經延伸相位偏移之脈衝寬度調變信號的方法
    US20150089269A1|2015-03-26|Timer unit circuit having plurality of output modes and method of using the same
    JP2004303235A|2004-10-28|オンチップ・クロック周波数の急激な変化を可能とするオンチップ・クロック発生器
    US7200173B2|2007-04-03|Method and apparatus for generating a distortionless pulse width modulated waveform
    JP6449167B2|2019-01-09|相補出力ジェネレータモジュール
    JP2010011389A|2010-01-14|分周器
    JP2010061779A|2010-03-18|半導体メモリ装置のドメインクロシング回路
    US10416703B2|2019-09-17|Counter/timer array for generation of complex patterns independent of software control
    TWI727075B|2021-05-11|半導體裝置
    US20160056824A1|2016-02-25|Digital counter
    WO2019213654A1|2019-11-07|A time-to-digital converter circuit
    JP4862588B2|2012-01-25|クロック制御回路および半導体集積回路
    JP2009112184A|2009-05-21|スイッチング電源装置
    TW202019093A|2020-05-16|N位元計數器及除頻器
    US11264993B1|2022-03-01|Counting device
    US11251706B2|2022-02-15|Multiphase switched mode power supply clocking circuits and related methods
    JP4114722B2|2008-07-09|ステート回路
    KR20120136124A|2012-12-18|동기 회로
    同族专利:
    公开号 | 公开日
    KR101906461B1|2018-10-10|
    KR20140068113A|2014-06-05|
    CN103828237A|2014-05-28|
    CN103828237B|2016-11-16|
    EP2761752A2|2014-08-06|
    WO2013048727A2|2013-04-04|
    EP2761752B1|2015-12-16|
    US8432208B2|2013-04-30|
    WO2013048727A3|2013-05-23|
    US20130076417A1|2013-03-28|
    TWI551052B|2016-09-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5726657A|1996-03-22|1998-03-10|Lockheed Martin Corporation|Phase coherent radar system using fast frequency agile waveform synthesis|
    JP3817958B2|1999-03-16|2006-09-06|セイコーエプソン株式会社|Ｐｗｍ制御回路、マイクロコンピュータ、及び電子機器|
    US7307461B2|2003-09-12|2007-12-11|Rambus Inc.|System and method for adaptive duty cycle optimization|
    US7376182B2|2004-08-23|2008-05-20|Microchip Technology Incorporated|Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers|
    JP4368787B2|2004-12-15|2009-11-18|Ｓｍｋ株式会社|パルス幅変調信号生成装置及びパルス幅変調信号の生成方法|
    US7557622B2|2005-10-17|2009-07-07|Harman International Industries, Incorporated|Precision triangle waveform generator|
    JP4704260B2|2006-03-27|2011-06-15|富士通セミコンダクター株式会社|Ｐｗｍ出力回路|
    US7646808B2|2006-04-04|2010-01-12|Microchip Technology Incorporated|Allowing immediate update of pulse width modulation values|
    US7430130B2|2006-05-18|2008-09-30|Credence Systems Corporation|D-optimized switching converter|
    JP4787712B2|2006-10-02|2011-10-05|日立コンピュータ機器株式会社|Ｐｗｍ信号生成回路およびそれを備えた電源装置|
    JP2008193825A|2007-02-06|2008-08-21|Matsushita Electric Ind Co Ltd|Ａｄ変換制御回路およびその関連技術|
    US7545190B2|2007-05-01|2009-06-09|Advanced Micro Devices, Inc.|Parallel multiplexing duty cycle adjustment circuit with programmable range control|
    US7714626B2|2007-06-28|2010-05-11|Microchip Technology Incorporated|System, method and apparatus having improved pulse width modulation frequency resolution|
    KR100956771B1|2007-12-11|2010-05-12|주식회사 하이닉스반도체|디엘엘 클럭 생성 회로|
    US7791386B2|2008-01-23|2010-09-07|Microchip Technology Incorporated|Externally synchronizing multiphase pulse width modulation signals|
    TWI376878B|2008-03-31|2012-11-11|Elan Microelectronics Corp|Multi-dimension pulse width modulation method and multi-dimension pulse width modulation signal generating apparatus|US8769331B1|2011-12-28|2014-07-01|Rupaka Mahalingaiah|Method and apparatus for securing digital devices while reducing power consumption|
    WO2016003923A1|2014-06-30|2016-01-07|Skyworks Solutions, Inc.|Circuits, devices and methods for bypassing voltage regulation in voltage regulators|
    US9736579B2|2015-05-20|2017-08-15|uBeam Inc.|Multichannel waveform synthesis engine|
    CN105701064B|2016-01-14|2018-05-04|中国兵器工业集团第二一四研究所苏州研发中心|一种带axi接口的通用多路pwm发生器|
    CN108418427B|2018-02-13|2020-07-14|昂宝电子（上海）有限公司|用于调节功率变换器中的一个或多个阈值的系统和方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/247,636|US8432208B2|2011-09-28|2011-09-28|Maintaining pulse width modulation data-set coherency|
    [返回顶部]